Par Adri 
Samsung Electronics et ASML ont annoncé le 8 septembre une nouvelle extension de leur coopération sur les procédés de fabrication avancés.
Deux projets sont associés dans le même accord.
Samsung prévoit d’abord d’introduire les scanners High-NA EUV d’ASML dans la fabrication en volume de futures DRAM d’ici 2028.
Le constructeur coréen rejoint aussi l’initiative industrielle destinée à développer des photomasques de 12 pouces.
Ces deux calendriers ne sont pas les mêmes. Samsung n’a pas besoin d’attendre le masque 12 pouces pour commencer à utiliser High-NA.
High-NA conserve la lumière EUV, mais change fortement l’optique
Les scanners EUV actuels de la famille NXE et les nouveaux systèmes EXE utilisent tous deux une lumière d’une longueur d’onde de 13,5 nm.
Le grand changement se trouve dans l’ouverture numérique.
ASML passe d’une NA de 0,33 sur la plateforme NXE à 0,55 avec High-NA.
Une ouverture numérique plus élevée permet à l’optique de capturer davantage d’information spatiale et donc de reproduire des motifs plus fins sur le wafer.
ASML annonce une résolution d’environ 8 nm pour sa plateforme EXE, contre environ 13 nm pour les systèmes EUV NXE.
Pour la DRAM, quelques nanomètres compliquent toute la cellule mémoire
Une DRAM moderne répète des milliards de cellules composées notamment d’un transistor et d’un condensateur.
Réduire leur surface permet d’augmenter la densité, mais chaque génération rapproche aussi les structures des limites de résolution de la lithographie utilisée.
Lorsque le scanner ne peut plus imprimer directement un motif suffisamment fin, le fabricant doit multiplier les étapes.
Il peut diviser un motif entre plusieurs expositions, ajouter des traitements intermédiaires ou employer d’autres techniques de patterning.
Chaque étape supplémentaire augmente le temps de cycle, le coût et le nombre d’occasions de produire un défaut.
Samsung ne découvre pas l’EUV avec High-NA
Samsung utilise déjà l’EUV dans la fabrication de DRAM depuis plusieurs générations.
En 2020, le groupe annonçait avoir expédié un million de modules DDR4 utilisant de la DRAM 10 nm-class D1x produite avec EUV.
Les générations suivantes ont progressivement augmenté le nombre de couches utilisant cette technique.
High-NA représente donc une évolution du même principe de lithographie plutôt qu’un basculement comparable au premier passage du DUV à l’EUV.
L’objectif est d’éviter une partie du multi-patterning
ASML présente l’amélioration de résolution comme un moyen de simplifier certaines étapes actuellement nécessaires pour produire les géométries les plus fines.
Un motif qui exige plusieurs opérations avec un scanner de résolution inférieure peut éventuellement être imprimé avec moins d’étapes en High-NA.
Le bénéfice ne se résume donc pas au nombre de nanomètres.
Retirer une étape de lithographie peut également retirer des dépôts, gravures, nettoyages et contrôles associés.
Le rendement potentiel dépend ensuite du procédé concret développé par Samsung. Aucun gain chiffré de coût ou de rendement pour une future DRAM Samsung n’a encore été publié.
High-NA crée pourtant son propre problème de champ
Pour augmenter l’ouverture numérique sans bouleverser immédiatement tout l’écosystème des masques, ASML a choisi une optique anamorphique.
Le scanner réduit le motif du masque par un facteur quatre dans une direction et par un facteur huit dans l’autre.
Cette architecture permet de conserver les photomasques 6 pouces déjà utilisés dans l’industrie.
Elle réduit en contrepartie la taille du champ exposé par rapport à un scanner EUV NXE classique.
Pour certains grands designs, deux expositions doivent alors être réunies.
C’est là qu’apparaît le stitching
Le stitching consiste à imprimer différentes parties d’un même motif séparément puis à les raccorder avec une précision extrêmement élevée sur le wafer.
La technique permet au High-NA de fonctionner avec l’infrastructure de masques actuelle.
Mais la jonction ajoute une contrainte supplémentaire d’overlay et de contrôle du procédé.
Pour une puce plus grande que le demi-champ disponible, l’industrie doit s’assurer que les deux zones imprimées restent correctement alignées à leur frontière.
Cette difficulté est déjà suffisamment concrète pour qu’Intel et ASML présentent en 2026 des travaux consacrés au stitching en production High-NA.
Le masque 12 pouces essaie de supprimer ce compromis plutôt que de mieux le gérer
L’industrie utilise des photomasques de 6 pouces depuis des décennies.
Le nouveau consortium auquel Samsung adhère veut faire passer cette dimension à 12 pouces.
Avec une surface de masque beaucoup plus grande, un futur système High-NA pourrait couvrir un champ plus vaste sans devoir découper certaines structures en deux expositions.
ASML et Samsung citent trois avantages attendus : davantage de productivité, une baisse du coût de fabrication et la suppression des contraintes de stitching.
Ce sont des objectifs de la plateforme en développement, pas les performances d'une ligne Samsung actuelle.
Changer de masque signifie modifier bien plus qu’un morceau de verre
Le photomasque EUV est un composant optique complexe.
Contrairement à un masque DUV transmissif, il fonctionne comme un réflecteur multicouche portant les motifs à projeter.
Doubler son format oblige donc à revoir l’ensemble de la chaîne qui le manipule.
Il faut fabriquer le substrat, déposer les multicouches, écrire le motif, l’inspecter, réparer les défauts, transporter le masque et le déplacer avec une très grande précision à l’intérieur du scanner.
Les outils de métrologie et d’inspection doivent eux aussi supporter le nouveau format.
Voilà pourquoi le 12 pouces arrivera beaucoup plus tard que High-NA lui-même
ASML et TSMC ont lancé l’initiative industrielle sur les grands masques le 7 septembre, un jour avant l’annonce Samsung.
Le programme vise une ligne pilote de masques 12 pouces en 2031.
La préparation de systèmes de lithographie capables d’utiliser ce format dans la production de nœuds avancés est ciblée autour de 2033.
Samsung rejoint donc un effort dont l’horizon dépasse largement son projet DRAM 2028.
La première génération de DRAM Samsung High-NA devrait utiliser le format de masque actuel.
Le High-NA n’attend d’ailleurs déjà plus le futur
Intel Foundry a annoncé en septembre que High-NA était utilisé sur certaines couches de produits Core Ultra Series 3 issus du procédé Intel 18A.
Intel indique avoir traité plus d’un million de wafers en comptant qualification d’outils, R&D et production en volume sur certaines couches.
Cela ne signifie pas que l’ensemble du procédé 18A est réalisé en High-NA.
La lithographie avancée est déployée couche par couche lorsqu’elle apporte un avantage suffisant pour justifier son coût et sa complexité.
Samsung vise une étape différente : la mémoire en volume
ASML et Samsung présentent l’objectif 2028 comme la première introduction de High-NA dans la production DRAM à grand volume.
Le calendrier concerne une intention industrielle.
Samsung ne précise pas encore quelle génération commerciale de DRAM utilisera le procédé, combien de couches passeront en High-NA ni quel scanner EXE exact sera installé dans la ligne correspondante.
Ces détails dépendront de la maturité du procédé pendant les deux prochaines années.
Une machine plus résolutive ne veut pas dire que toutes les couches doivent l’utiliser
Un circuit possède des couches aux dimensions et exigences très différentes.
Certaines nécessitent la résolution maximale disponible.
D’autres peuvent continuer à être imprimées avec des scanners EUV 0,33 NA ou même avec du DUV.
Employer High-NA partout coûterait inutilement cher.
Le travail de Samsung consistera donc aussi à choisir les couches où la diminution du nombre d’étapes ou l’amélioration de résolution compense réellement l’utilisation d’un scanner plus sophistiqué.
Le chiffre de 8 nm ne correspond pas à un « nœud 8 nm »
La résolution optique annoncée par ASML ne doit pas être confondue avec le nom commercial d’un procédé.
Les appellations de nœuds modernes ne représentent plus une dimension physique unique du transistor.
Dire qu’un scanner High-NA possède une résolution de 8 nm ne signifie donc pas que Samsung fabrique une DRAM sur un procédé appelé 8 nm.
Ce chiffre décrit la capacité de la plateforme lithographique à reproduire des structures fines.
La hausse de NA demande également des étages beaucoup plus rapides
Le demi-champ lié aux optiques anamorphiques signifie qu’un wafer doit recevoir davantage d’expositions.
ASML a compensé ce problème en accélérant fortement les mouvements du wafer et du reticle.
Sur l’EXE:5000, ASML indiquait une accélération de 8 g pour le wafer stage et de 32 g pour le reticle stage.
La précision doit être maintenue alors même que ces masses se déplacent plus rapidement.
C’est une partie essentielle du High-NA : le gain de résolution n’est industriellement intéressant que si le scanner conserve un débit compatible avec une fab.
Pour la DRAM, le coût par bit reste le juge final
Une mémoire peut être technologiquement impressionnante et commercialement médiocre si chaque bit coûte trop cher à produire.
Les fabricants cherchent donc simultanément à augmenter la densité, maintenir le rendement et limiter le nombre d’étapes du procédé.
High-NA peut aider sur les deux premiers points en augmentant la résolution et sur le troisième en supprimant certains schémas de multi-patterning.
Le scanner lui-même est cependant un équipement extrêmement coûteux.
Le calcul économique dépend donc du nombre de couches où l’outil apporte effectivement un gain net.
Les photomasques 12 pouces visent cette deuxième phase de l’économie High-NA
Les scanners EXE ont été conçus pour commencer leur vie avec les masques existants.
C’était une manière de limiter le nombre de technologies que toute l’industrie devait changer simultanément.
Le 12 pouces vient ensuite.
Si l’écosystème parvient à industrialiser ces masques, High-NA pourra exploiter davantage de son champ sans les opérations de stitching imposées par le format historique.
La machine ne change alors plus seulement la finesse imprimable. Elle peut aussi récupérer de la productivité à l’échelle du wafer.
Samsung se place donc sur deux horizons à la fois
Le premier est très concret : préparer une DRAM High-NA en fabrication de volume pour 2028.
Le second se joue au début des années 2030 : participer à la définition du masque et de l’infrastructure qui pourraient rendre les générations suivantes moins contraintes par le demi-champ.
Le choix est logique pour un groupe qui fabrique à la fois mémoire et logique en foundry.
Une infrastructure de masques 12 pouces ne serait pas réservée à la DRAM.
Elle pourrait servir les futurs procédés logiques High-NA lorsque les puces et les champs de lithographie rendent le stitching particulièrement pénalisant.
La mémoire devient ainsi l’un des premiers grands terrains industriels du High-NA
L’EUV avait d’abord été associé médiatiquement aux processeurs les plus avancés.
Samsung l’a pourtant fait entrer très tôt dans la DRAM.
Six ans après ses premières expéditions de DRAM EUV, l’entreprise prépare désormais la génération optique suivante pour le même type de produit.
Le calendrier 2028 reste un objectif et non une production déjà engagée.
Mais il indique que High-NA n’est plus uniquement un outil réservé aux démonstrations de nœuds logiques extrêmes.
Et le projet 12 pouces montre déjà le problème d’après : une fois la résolution gagnée, il faut encore reconstruire suffisamment de l’écosystème autour du scanner pour que cette résolution devienne économiquement confortable.