La bascule vers le High-NA EUV prend une dimension beaucoup plus concrète en 2026. Intel l’utilise déjà sur certaines couches de produits fabriqués avec son procédé 18A, tandis que TSMC, Samsung et SK Hynix poursuivent leurs propres plans d’adoption.

Reuters décrit désormais une industrie nettement plus alignée autour de la technologie qu’elle ne l’était lors des premières livraisons. Le prix reste extraordinaire : les systèmes High-NA sont généralement évalués autour de 350 à 400 millions de dollars selon la configuration et la génération.

Le paradoxe est que ce prix peut devenir économiquement acceptable lorsque l’alternative consiste à multiplier les passages dans des machines moins avancées.

0,55 au lieu de 0,33 change directement la résolution

Le principe fondamental n’est pas un changement de longueur d’onde. Les générations NXE et EXE utilisent toujours une lumière EUV à 13,5 nm.

La différence se situe dans l’ouverture numérique, ou NA, du système optique. Les machines EUV conventionnelles travaillent à 0,33. Le High-NA monte à 0,55 grâce à une architecture optique entièrement revue avec ZEISS.

ASML annonce une résolution de 8 nm pour l’EXE:5200B, contre environ 13 nm pour ses machines NXE. Selon le constructeur, cela permet d’imprimer en une seule exposition des motifs 1,7 fois plus petits et d’atteindre théoriquement jusqu’à 2,9 fois la densité de transistors pour une même logique de mise à l’échelle géométrique.

Il ne faut pas lire ces 8 nm comme le nom commercial d’un nœud. La résolution lithographique décrit ici la taille des motifs imprimables par le système, pas la nomenclature marketing d’un procédé comme 2 nm, 18A ou 14A.

Le vrai concurrent du High-NA est souvent une deuxième exposition

Quand un motif devient trop fin pour être imprimé proprement en une seule passe avec une machine existante, le fabricant peut diviser le dessin en plusieurs étapes de lithographie et de traitement.

Cette technique permet de prolonger la durée de vie d’un scanner, mais chaque passe supplémentaire ajoute masques, alignements, dépôt, gravure, contrôle et temps passé dans la fab.

Elle augmente aussi le nombre d’occasions de produire un défaut. Deux motifs théoriquement parfaits mais légèrement mal alignés peuvent suffire à dégrader le rendement.

Le High-NA n’a donc pas besoin d’être moins cher que le Low-NA à l’achat. Il doit être moins coûteux que l’ensemble du processus supplémentaire qu’il permet d’éviter sur les couches les plus difficiles.

Intel a déjà dépassé le million de wafers traités

Intel reste le fabricant ayant pris le plus d’avance avec cette génération. ASML et Intel indiquaient début septembre que plus d’un million de wafers avaient désormais été traités sur des outils High-NA.

Ce total inclut qualification des machines, recherche, développement et production. Il ne correspond donc pas à un million de wafers commerciaux entièrement fabriqués en High-NA.

Le point industriel le plus important est ailleurs : certaines couches de certains processeurs Core Ultra Series 3, nom de code Panther Lake, sont déjà produites sur Intel 18A avec High-NA.

Ces couches sont dual-qualified. Intel peut les fabriquer avec l’EXE High-NA ou avec des systèmes NXE 0,33 NA, et affirme obtenir des performances et rendements comparables.

C’est une manière assez prudente d’introduire une machine radicalement nouvelle : l’utiliser sur des couches sélectionnées sans rendre immédiatement toute la production dépendante de sa disponibilité.

Une machine de 150 tonnes n’arrive pas exactement dans une caisse

La complexité physique du système explique aussi son prix.

Les premières installations High-NA dépassent largement la centaine de tonnes et sont transportées en centaines de caisses et plusieurs dizaines de conteneurs. Chez Intel, l’installation du premier EXE:5000 avait nécessité plusieurs mois de travail.

Le système est modulaire. Source EUV, optique, reticle stage, wafer stage et autres ensembles arrivent séparément puis doivent être assemblés et calibrés avec une précision à l’échelle du nanomètre.

Changer de génération ne revient donc pas à retirer un vieux scanner et à pousser le nouveau au même emplacement avec un transpalette. Les fabs doivent avoir été préparées en termes de bâtiment, vibration, alimentation, refroidissement, logistique et maintenance.

L’EXE:5200B essaie surtout de rendre le concept industriel

L’EXE:5000 était d’abord une plateforme de développement. L’EXE:5200B est conçue pour le volume.

ASML annonce une ouverture numérique de 0,55, une résolution de 8 nm et au moins 175 wafers par heure à une dose de 50 mJ/cm². Le constructeur met également en avant une amélioration de l’overlay et de la disponibilité.

C’est essentiel parce que le meilleur scanner du monde devient rapidement inutile si son débit rend chaque wafer trop cher.

High-NA possède en plus une contrainte particulière : son champ d’exposition est réduit par rapport au Low-NA en raison des optiques anamorphiques. Les grands dies peuvent donc nécessiter du stitching ou une organisation spécifique du layout.

TSMC ne veut pas nécessairement suivre le calendrier d’Intel

L’adoption n’est pas uniforme.

TSMC a confirmé avec ASML qu’il prévoit d’utiliser le High-NA en production de masse pour des nœuds avancés à partir de 2030. Le fondeur entend d’abord continuer à pousser ses technologies existantes et réserver la nouvelle plateforme aux couches où son intérêt économique devient suffisamment clair.

Cette stratégie n’est pas un rejet du High-NA. Elle montre plutôt que posséder la meilleure résolution ne signifie pas qu’il faille l’utiliser sur chaque couche dès qu’elle existe.

Un procédé moderne mélange déjà plusieurs générations de lithographie : High-NA sur certaines couches critiques, Low-NA EUV sur d’autres, puis DUV immersion ou des technologies plus anciennes lorsque les motifs sont suffisamment larges.

Samsung ajoute la DRAM à l’équation

Samsung et ASML ont parallèlement renforcé leur collaboration High-NA. Samsung prévoit notamment l’utilisation future de cette technologie dans la fabrication de DRAM avancée.

C’est significatif parce que le High-NA n’est donc pas seulement une machine destinée aux futurs CPU et GPU logiques.

Les structures mémoire deviennent elles aussi suffisamment denses pour profiter de l’augmentation de résolution, au moment où HBM et serveurs IA poussent les fabricants de DRAM à augmenter leurs investissements.

SK Hynix fait également partie des fabricants ayant engagé des travaux autour des outils High-NA, avec une pression particulière liée aux générations de mémoire destinées à l’IA.

Même le masque doit finir par devenir plus grand

Le High-NA crée une autre difficulté rarement visible dans les caractéristiques d’un processeur : le photomasque.

La plateforme fonctionne aujourd’hui avec le format de masque 6 pouces utilisé par l’industrie. En raison du demi-champ d’exposition du High-NA, les grands designs peuvent nécessiter du stitching.

TSMC et ASML ont donc lancé une initiative autour d’un format plus grand de 12 pouces. L’objectif annoncé est une ligne pilote de masques en 2031 et une préparation industrielle vers 2033.

Ce calendrier montre la profondeur du changement. Déployer High-NA ne consiste pas uniquement à acheter le scanner. Masques, logiciels EDA, résines, métrologie et règles de conception doivent évoluer avec lui.

ASML vend cher une machine que personne d’autre ne sait vraiment construire

La position commerciale d’ASML reste exceptionnelle. Pour l’EUV de pointe, aucun concurrent ne propose actuellement une plateforme commerciale équivalente.

Reuters estimait sa part du marché global de la lithographie à environ 94 % en 2025, avec une domination encore plus forte sur les systèmes EUV les plus avancés.

Cela laisse aux fondeurs une drôle de négociation : débattre du moment où acheter des machines extrêmement coûteuses auprès d’un fournisseur dont la technologie devient précisément nécessaire à mesure que les nœuds rétrécissent.

L’entreprise doit malgré tout tenir les volumes. ASML est presque entièrement réservé pour 2027 sur une partie de sa capacité EUV et étudie déjà de nouvelles augmentations de production pour 2028.

Le High-NA coûte une fortune pour éviter qu’un transistor en coûte davantage

Voilà finalement l’équation.

Un EXE à près de 400 millions de dollars paraît extravagant pris isolément. Une fab avancée, elle, raisonne en coût par couche, nombre d’étapes, rendement, cycle de fabrication et quantité de dies bons sortant de chaque wafer.

Si une seule exposition High-NA remplace plusieurs séquences Low-NA sur une couche critique, la différence de prix de la machine peut devenir secondaire face au temps et aux étapes économisés sur des millions de wafers.

Intel teste déjà cette logique en production. TSMC se donne davantage de temps. Samsung et SK Hynix l’étendent vers la mémoire.

Le High-NA n’a donc pas gagné parce que 400 millions de dollars sont devenus bon marché. Il gagne parce que, aux dimensions auxquelles l’industrie veut continuer à graver, l’alternative commence elle aussi à devenir extrêmement chère.